138全减器如何设计,153设计全减器

怎么用74ls138设计全减器,全减器又是在全加器的什么基础上怎么实现的...

1、根据全加器真值表，可写出和S，高位进位CO的逻辑函数。

2、同时，全减器可以采用74LS138三线—八线译码器实现。全减器真值表如下：其中Ai表示被减数，Bi表示减数，Di表示本位最终运算结果，即就是低位向本位借位最终结果，Ci表示低位是否向本位借位，Ci＋1表示本位是否向高位借位。

3、的输出Y0~Y7是0电平，要将输出Y函数转换到D和Bo函数就需要用如图上的做法，就如F=A+B=（AB）。或将每个Y输出先反相再输入与门。

4、由于74LS138的输出是低电平有效，因此与与非门的配合可以实现任何3变量以内的最小项之和表达式。

5、首先得弄清楚全加器的原理，你这里说的应该是设计1位的全加器。全加器有3个输入端：a，b，ci；有2个输出端：s，co.与3-8译码器比较，3-8译码器有3个数据输入端：A，B，C；3个使能端；8个输出端，OUT（0-7）。

请问:74LS138构成全减器的原理是什么?不是输出0吗?然后用与非门怎么会...

1、由于74LS138的输出是低电平有效，因此与与非门的配合可以实现任何3变量以内的最小项之和表达式。

2、首先得弄清楚全加器的原理，你这里说的应该是设计1位的全加器。全加器有3个输入端：a，b，ci；有2个输出端：s，co.与3-8译码器比较，3-8译码器有3个数据输入端：A，B，C；3个使能端；8个输出端，OUT（0-7）。

3、全减器是两个二进制的数进行减法运算时使用的一种运算单元，最简单的全减器是采用本位结果和借位来显示，二进制中是借一当二，所以可以使用两个输出变量的高低电平变化来实现减法运算。

用译码器74LS138实现构成一位二进制可控全加全减器,K=0全加,K=1全减...

首先得弄清楚全加器的原理，你这里说的应该是设计1位的全加器。全加器有3个输入端：a，b，ci；有2个输出端：s，co.与3-8译码器比较，3-8译码器有3个数据输入端：A，B，C；3个使能端；8个输出端，OUT（0-7）。

输出F是0的话加个非门，然后把八个输出来一个大或门，或出来的就是D 带X的几个，输入端用与门与起来，注意在输入端，意思懂不，就是0加非门然后1直接与，三个输入与起来，一共有4组，把这四组或起来，就是Co。

HC138是高速硅栅CMOS解码器，适合内存地址解码或数据路由应用。74HC138作用原理于高性能的存贮译码或要求传输延迟时间短的数据传输系统，在高性能存贮器系统中，用这种译码器可以提高译码系统的效率。

全减器是两个二进制的数进行减法运算时使用的一种运算单元，最简单的全减器是采用本位结果和借位来显示，二进制中是借一当二，所以可以使用两个输出变量的高低电平变化来实现减法运算。

的输出Y0~Y7是0电平，要将输出Y函数转换到D和Bo函数就需要用如图上的做法，就如F=A+B=（AB）。或将每个Y输出先反相再输入与门。

我这里建议你使用两片74LS138芯片 一片控制s函数 一片控制C函数 由于每片芯片都有三个使能端，你只要每片都选用一个就行了 其余的使能端接地就行了。

如何用74138译码器和与非门同时实现全加器和全减器

1、首先得弄清楚全加器的原理，你这里说的应该是设计1位的全加器。全加器有3个输入端：a，b，ci；有2个输出端：s，co.与3-8译码器比较，3-8译码器有3个数据输入端：A，B，C；3个使能端；8个输出端，OUT（0-7）。

2、我这里建议你使用两片74LS138芯片 一片控制s函数 一片控制C函数 由于每片芯片都有三个使能端，你只要每片都选用一个就行了 其余的使能端接地就行了。

3、HC138特有3个使能输入端：两个低有效（E1和E2）和一个高有效（E3）。除非E1和E2置低且E3置高，否则74HC138将保持所有输出为高。74HC138是高速硅栅CMOS解码器，适合内存地址解码或数据路由应用。

4、是采用74138译码器实现的全加器和全减器电路更简单，一片译码器加一片74LS20（即二-4输入与非门）就可以完成。与3-8译码器比较，3-8译码器有3个数据输入端：A，B，C；3个使能端；8个输出端，OUT（0-7）。

5、全减器真值表如下：其中Ai和Bi表示二进制数的第i位，Ci表示本位最终运算结果，即就是低位向本位借位或本位向高位借位之后的最终结果，Di-1表示低位是否向本位借位，Di表示本位是否向高位借位。

请问可不可以用74ls139设计一位全加器或全减器

1、首先得弄清楚全加器的原理，你这里说的应该是设计1位的全加器。全加器有3个输入端：a，b，ci；有2个输出端：s，co.与3-8译码器比较，3-8译码器有3个数据输入端：A，B，C；3个使能端；8个输出端，OUT（0-7）。

2、一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。常用二进制四位全加器74LS283。

3、表达式为：S＝A⊕B⊕Cin，Co＝AB＋BCin＋ACin，其中A，B为要相加的数，Cin为进位输入，S为和，Co是进位输出。用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。

4、无法用与或非门设计一位全加器，因为一位全加器是用门电路实现两个二进制数相加并求出和的组合线路。它只能利用门电路实现，而无法用与或非门实现。

标签：设计如何138153